EUVIS芯片中ADC的首要技術目標有哪些?
發布時間:2020-03-11 16:27:02 瀏覽:1774
DAC 的內部電路構成無太大差異,一般按輸出是電流仍是電壓、能否作乘法運算等進行分類。大多數DAC由電阻陣列和n個電流開關(或電壓開關)構成。按數字輸入 值切換開關,產生份額于輸入的電流(或電壓) 。此外,也有為了改善精度而把恒流源放入器件內部的。DAC分為電壓型和電流型兩大類,電壓型DAC有權電阻網絡、T型電阻網絡和樹形開關網絡等;電流型 DAC有權電流型電阻網絡和倒T型電阻網絡等。
ADC的首要技術目標
1. ADC分辨率指輸出數字量改變一個最低有用位(LSB)所需的輸入模仿電壓的改變量。
2. ADC的精度決定于量化差錯及體系內其他差錯之總和。一般精度目標為滿量程的±0. 02% ,高精度目標為滿量程的0. 001%。
3 .轉化速率是指完成一次從模仿轉化到數字的AD轉化所需的時刻的倒數。積分型AD的轉化時刻是毫秒級屬低速AD,逐次比較型AD是微秒級屬中速AD,全并行/串并行型AD可到達納秒級。
4. 量化差錯由于AD 的有限分辨率而引起的差錯,即有限分辨率AD的階梯狀搬運特性曲線與無限分辨率AD (抱負AD)的搬運特性曲線(直線)之間的最大偏差。通常是1個或半個最小數字量的模仿改變量,標明為1LSB、1 /2LSB。
DAC的首要技術目標
1 .分辨率指輸出模仿電壓的最小增量,即標明DAC輸入一個最低有用位(LSB)而在輸出端上模仿電壓的改變量。
2. 樹立時刻是將一個數字量轉化為穩定模仿信號所需的時刻,也能夠認為是轉化時刻。DA中常用樹立時刻來描述其速度,而不是AD中常用的轉化速率。一般地,電流輸出DA樹立時刻較短,電壓輸出DA則較長。
3 .精度是指輸入端加有最大數值量時,DAC的實踐輸出值和理論計算值之差,它首要包括非線性差錯、份額體系差錯、失調差錯。
4 .線性度在抱負情況下,DAC的數字輸入量作等量添加時,其模仿輸出電壓也應作等量添加,可是實踐輸出往往有偏離。
深圳市立維創展科技是EUVIS數模轉換器的代理經銷商,主要提供EUVIS的DAC、DDS、DAC等產品,原裝現貨,價格優勢,歡迎咨詢
詳情了解EUVIS數模轉換器請點擊:http://www.sengliu.cn/brand/24.html
更多產品咨詢,請聯系我們的銷售代表:0755-83050846 QQ: 3312069749
推薦資訊
EV12AS350B 是高性能模數轉換器,應用于高速測試設備包括自動測試設備領域。它采用四個交疊 12 位 ADC 核,有 5.4GSPS 轉換速率,具備高采樣率、高分辨率和低雜散特性。
采集直流信號時,ADC 芯片采樣率選擇需綜合考慮精度、成本和系統需求,純直流信號理論上低采樣率(如 10Hz 至 100Hz)即可,但為保障穩定性和準確性通常需更高采樣率,一般建議至少為信號最高頻率的 5 - 10 倍,多通道信號采集時還需考慮通道數;